芯凌特(蘇州)半導體有限公司周康獲國家專利權
買專利賣專利找龍圖騰,真高效! 查專利查商標用IPTOP,全免費!專利年費監控用IP管家,真方便!
龍圖騰網獲悉芯凌特(蘇州)半導體有限公司申請的專利一種基于Multi-Point CTS的芯片時鐘設計優化方法獲國家發明授權專利權,本發明授權專利權由國家知識產權局授予,授權公告號為:CN119783627B 。
龍圖騰網通過國家知識產權局官網在2025-09-12發布的發明授權授權公告中獲悉:該發明授權的專利申請號/專利號為:202411839631.2,技術領域涉及:G06F30/396;該發明授權一種基于Multi-Point CTS的芯片時鐘設計優化方法是由周康設計研發完成,并于2024-12-13向國家知識產權局提交的專利申請。
本一種基于Multi-Point CTS的芯片時鐘設計優化方法在說明書摘要公布了:本發明公開了一種基于Multi?PointCTS的芯片時鐘設計優化方法,涉及芯片時鐘設計優化技術領域,包括,使用硬件描述語言VHDL編寫描述電路行為的RTL代碼,采用Synopsys的DCEDA工具將RTL代碼轉換為邏輯網表,使用標準算法H?Tree構建初步的時鐘樹結構布局,得到初步時鐘樹拓撲圖;引入Multi?PointCTS方法,采用多個時鐘源對初步時鐘樹拓撲圖進行優化,得到優化后的時鐘樹拓撲圖;采用靜態時序分析工具PrimeTime對優化后的時鐘樹拓撲圖進行分析,得到時序分析結果;根據時序分析結果識別出優化后的時鐘樹拓撲圖中時鐘源到寄存器的最長路徑,標記為關鍵路徑,采用啟發式搜索算法找到關鍵路徑中放置緩沖器的最佳位置;再次利用PrimeTime,計算優化后的時鐘樹拓撲圖實際延遲與最大允許延遲的差異值。
本發明授權一種基于Multi-Point CTS的芯片時鐘設計優化方法在權利要求書中公布了:1.一種基于Multi-PointCTS的芯片時鐘設計優化方法,其特征在于:包括, 使用硬件描述語言VHDL編寫描述電路行為的RTL代碼,采用Synopsys的DCEDA工具將RTL代碼轉換為邏輯網表,使用標準算法H-Tree構建初步的時鐘樹結構布局,得到初步時鐘樹拓撲圖; 引入Multi-PointCTS方法,采用多個時鐘源對初步時鐘樹拓撲圖進行優化,得到優化后的時鐘樹拓撲圖,具體步驟為: 選擇基于區域劃分和動態緩沖器插入的多點CTS策略作為優先方案; 根據初步時鐘樹拓撲圖,將整個芯片劃分為若干個子區域,每個子區域都將配置一個或多個時鐘源,確定每個子區域的最佳時鐘源位置,表達式為: ; 其中,為時鐘源的有效性指標,和分別是積分區間的起點和終點,為距離處的負載密度函數,為距離處的時鐘傳輸延遲微分,為時鐘源數量,為第個時鐘源的頻率; 選取最大值的,作為每個子區域的最佳時鐘源位置,并得到優化后的時鐘樹拓撲圖; 采用靜態時序分析工具PrimeTime對優化后的時鐘樹拓撲圖進行分析,得到時序分析結果; 根據時序分析結果識別出優化后的時鐘樹拓撲圖中時鐘源到寄存器的最長路徑,標記為關鍵路徑,采用啟發式搜索算法找到關鍵路徑中放置緩沖器的最佳位置; 再次利用PrimeTime,計算優化后的時鐘樹拓撲圖實際延遲與最大允許延遲的差異值,根據差異值調整緩沖器的位置,更新時鐘樹拓撲圖; 對更新后的時鐘樹拓撲圖進行功耗評估,得到功耗敏感性分析結果,依據功耗敏感性分析結果,將高功耗緩沖器替換為低功耗緩沖器; 使用Mentor的DRC工具CalibreMentor的Calibre,識別并修正更新后的時鐘樹拓撲圖、時序分析結果以及功耗敏感性分析結果中所違反物理規則的地方,并生成芯片時鐘設計優化的驗證報告。
如需購買、轉讓、實施、許可或投資類似專利技術,可聯系本專利的申請人或專利權人芯凌特(蘇州)半導體有限公司,其通訊地址為:215000 江蘇省蘇州市高新區獅山街道金山東路78號1-2幢Z101室B219;或者聯系龍圖騰網官方客服,聯系龍圖騰網可撥打電話0551-65771310或微信搜索“龍圖騰網”。
1、本報告根據公開、合法渠道獲得相關數據和信息,力求客觀、公正,但并不保證數據的最終完整性和準確性。
2、報告中的分析和結論僅反映本公司于發布本報告當日的職業理解,僅供參考使用,不能作為本公司承擔任何法律責任的依據或者憑證。