買專利賣專利找龍圖騰，真高效！ 查專利查商標(biāo)用IPTOP,全免費(fèi)！專利年費(fèi)監(jiān)控用IP管家,真方便！

龍圖騰網(wǎng)獲悉西安微電子技術(shù)研究所申請(qǐng)的專利一種適配于運(yùn)行在FPGA上的神經(jīng)網(wǎng)絡(luò)加速器的自適應(yīng)量化方法獲國(guó)家發(fā)明授權(quán)專利權(quán)，本發(fā)明授權(quán)專利權(quán)由國(guó)家知識(shí)產(chǎn)權(quán)局授予，授權(quán)公告號(hào)為：CN114004327B 。

龍圖騰網(wǎng)通過(guò)國(guó)家知識(shí)產(chǎn)權(quán)局官網(wǎng)在2025-09-09發(fā)布的發(fā)明授權(quán)授權(quán)公告中獲悉：該發(fā)明授權(quán)的專利申請(qǐng)?zhí)?專利號(hào)為：202110057445.3，技術(shù)領(lǐng)域涉及：G06N3/02；該發(fā)明授權(quán)一種適配于運(yùn)行在FPGA上的神經(jīng)網(wǎng)絡(luò)加速器的自適應(yīng)量化方法是由魏璐;馬鐘;王月嬌;楊超杰設(shè)計(jì)研發(fā)完成，并于2021-01-15向國(guó)家知識(shí)產(chǎn)權(quán)局提交的專利申請(qǐng)。

本一種適配于運(yùn)行在FPGA上的神經(jīng)網(wǎng)絡(luò)加速器的自適應(yīng)量化方法在說(shuō)明書摘要公布了：本發(fā)明公開(kāi)了一種適配于運(yùn)行在FPGA上的神經(jīng)網(wǎng)絡(luò)加速器的自適應(yīng)量化方法，屬于神經(jīng)網(wǎng)絡(luò)領(lǐng)域。本發(fā)明根據(jù)神經(jīng)網(wǎng)絡(luò)加速器計(jì)算過(guò)程的實(shí)際位寬自動(dòng)預(yù)判神經(jīng)網(wǎng)絡(luò)加速器計(jì)算時(shí)的溢出程度，并針對(duì)溢出的程度自適應(yīng)的調(diào)整量化參數(shù)，避免神經(jīng)網(wǎng)絡(luò)算法在FPGA上計(jì)算過(guò)程中數(shù)據(jù)溢出問(wèn)題的發(fā)生，從而保證神經(jīng)網(wǎng)絡(luò)模型結(jié)果的正確性。本發(fā)明的自適應(yīng)量化方法，將量化操作與神經(jīng)網(wǎng)絡(luò)加速器硬件的資源規(guī)劃相結(jié)合，保證了在神經(jīng)網(wǎng)絡(luò)加速器部署算法時(shí)結(jié)果的正確性，在不損失模型精度和執(zhí)行效率的前提下，能夠有效壓縮模型規(guī)模，使之在資源受限的情況下易于部署實(shí)施，節(jié)省存儲(chǔ)空間和計(jì)算資源，具有重要的研究意義和應(yīng)用價(jià)值。

本發(fā)明授權(quán)一種適配于運(yùn)行在FPGA上的神經(jīng)網(wǎng)絡(luò)加速器的自適應(yīng)量化方法在權(quán)利要求書中公布了：1.一種適配于運(yùn)行在FPGA上的神經(jīng)網(wǎng)絡(luò)加速器的自適應(yīng)量化方法，其特征在于，根據(jù)卷積層的輸入和權(quán)重值、FPGA計(jì)算過(guò)程中的數(shù)據(jù)位寬，預(yù)判中間計(jì)算過(guò)程數(shù)據(jù)的范圍和分布； 基于FPGA計(jì)算過(guò)程中的實(shí)際計(jì)算位寬和所述中間計(jì)算過(guò)程數(shù)據(jù)的范圍和分布，計(jì)算溢出程度； 基于溢出程度，采用KL-divergence的方法，自適應(yīng)地調(diào)整量化參數(shù)，直至調(diào)整量化參數(shù)后數(shù)據(jù)的分布與原始數(shù)據(jù)分布的差異在預(yù)設(shè)范圍內(nèi)； 根據(jù)KL-divergence方法調(diào)整量化參數(shù)，采用相對(duì)熵的方式衡量調(diào)整量化參數(shù)后數(shù)據(jù)分布與原始數(shù)據(jù)分布的差異程度，尋找最優(yōu)閾值作為量化參數(shù)； 當(dāng)卷積層的輸入和權(quán)重值均為8位整型數(shù)，若FPGA計(jì)算過(guò)程中的數(shù)據(jù)位寬為20位，則其能夠表示的數(shù)據(jù)范圍為-524288~524287，超出此范圍的數(shù)據(jù)將被截?cái)啵?基于FPGA計(jì)算過(guò)程中的實(shí)際計(jì)算位寬，預(yù)判中間計(jì)算過(guò)程數(shù)據(jù)的范圍和分布，針對(duì)溢出的程度，采用KL-divergence的方法，自適應(yīng)地調(diào)整量化參數(shù)，直至調(diào)整量化參數(shù)后數(shù)據(jù)的分布與原始真實(shí)的數(shù)據(jù)分布最為相近。

如需購(gòu)買、轉(zhuǎn)讓、實(shí)施、許可或投資類似專利技術(shù)，可聯(lián)系本專利的申請(qǐng)人或?qū)＠麢?quán)人西安微電子技術(shù)研究所，其通訊地址為：710065 陜西省西安市雁塔區(qū)太白南路198號(hào)；或者聯(lián)系龍圖騰網(wǎng)官方客服，聯(lián)系龍圖騰網(wǎng)可撥打電話0551-65771310或微信搜索“龍圖騰網(wǎng)”。