買專利賣專利找龍圖騰，真高效！ 查專利查商標(biāo)用IPTOP,全免費(fèi)！專利年費(fèi)監(jiān)控用IP管家,真方便！

龍圖騰網(wǎng)獲悉安徽財(cái)經(jīng)大學(xué)申請的專利一種可執(zhí)行原位存儲邏輯運(yùn)算的10T1C SRAM單元結(jié)構(gòu)獲國家發(fā)明授權(quán)專利權(quán)，本發(fā)明授權(quán)專利權(quán)由國家知識產(chǎn)權(quán)局授予，授權(quán)公告號為：CN115482847B 。

龍圖騰網(wǎng)通過國家知識產(chǎn)權(quán)局官網(wǎng)在2025-08-29發(fā)布的發(fā)明授權(quán)授權(quán)公告中獲悉：該發(fā)明授權(quán)的專利申請?zhí)?專利號為：202211245830.1，技術(shù)領(lǐng)域涉及：G11C7/12；該發(fā)明授權(quán)一種可執(zhí)行原位存儲邏輯運(yùn)算的10T1C SRAM單元結(jié)構(gòu)是由張勁;周健;武岳;段凱宇;王加群;馮浩設(shè)計(jì)研發(fā)完成，并于2022-10-12向國家知識產(chǎn)權(quán)局提交的專利申請。

本一種可執(zhí)行原位存儲邏輯運(yùn)算的10T1C SRAM單元結(jié)構(gòu)在說明書摘要公布了：本發(fā)明公開了一種可執(zhí)行原位存儲邏輯運(yùn)算的10T1CSRAM單元結(jié)構(gòu)，包括10個MOS晶體管；一個中轉(zhuǎn)存儲電容，其中M1～M6構(gòu)成存儲部分，M7～M10構(gòu)成計(jì)算部分；PMOS管M1與NMOS管M2、以及PMOS管M3與NMOS管M4形成兩個交叉耦合的反相器；CVDP端與VDD端在開關(guān)SW1的控制下連接或斷開，CVSP端與VSS端在開關(guān)SW2的控制下連接或斷開。基于所述10T1CSRAM單元的結(jié)構(gòu)，單個10T1CSRAM單元可進(jìn)行原位存儲邏輯“與”運(yùn)算。該10T1CSRAM單元可高效、快捷的執(zhí)行原位存儲邏輯“與”運(yùn)算，運(yùn)算結(jié)果原位覆蓋存儲在操作數(shù)所在的10T1CSRAM單元中。

本發(fā)明授權(quán)一種可執(zhí)行原位存儲邏輯運(yùn)算的10T1C SRAM單元結(jié)構(gòu)在權(quán)利要求書中公布了：1.一種可執(zhí)行原位存儲邏輯運(yùn)算的10T1CSRAM單元結(jié)構(gòu)，其特征在于，所述10T1CSRAM單元包括10個MOS晶體管，記為M1～M10；一個中轉(zhuǎn)存儲電容，記為C1，其中： M1～M6構(gòu)成存儲部分，M7～M10構(gòu)成計(jì)算部分； PMOS管M1與NMOS管M2、以及PMOS管M3與NMOS管M4形成兩個交叉耦合的反相器； PMOS管M1源端連接可控制的VDD端口，即CVDP，漏端接存儲點(diǎn)Q；NMOS管M2源端接可控制的VSS端口，即CVSP，漏端接存儲點(diǎn)Q；其中CVDP受控于開關(guān)SW1，CVSP受控于開關(guān)SW2，當(dāng)開關(guān)SW1閉合時，CVDP連接VDD，當(dāng)開關(guān)SW1斷開時，CVDP空接；當(dāng)開關(guān)SW2閉合時，CVSP連接VSS，當(dāng)開關(guān)SW2斷開時，CVSP空接； PMOS管M3源端接VDD，漏端接存儲點(diǎn)QB；NMOS管M4源端接VSS，漏端接存儲點(diǎn)QB； 且PMOS管M1與NMOS管M2柵端由存儲點(diǎn)QB點(diǎn)控制，PMOS管M3與NMOS管M4柵端由存儲點(diǎn)Q點(diǎn)控制； NMOS管M5的漏端連接存儲點(diǎn)Q，柵端連接字線WL，源端連接左側(cè)位線BL； NMOS管M6的漏端連接存儲點(diǎn)QB，柵端連接字線WL，源端連接右側(cè)位線BLB； NMOS管M9的漏端連接存儲點(diǎn)QB，柵端連接控制信號EN1，源端連接中轉(zhuǎn)存儲電容C1； 中轉(zhuǎn)存儲電容C1用于存儲中轉(zhuǎn)存儲點(diǎn)QC的電壓，中轉(zhuǎn)存儲電容C1的上端連接PMOS管M10的漏端及NMOS管M8的柵端，下端連接VSS； PMOS管M10的柵端連接控制信號WL_VICE，源端連接位線RBL； NMOS管M7的漏端連接存儲點(diǎn)Q，源端連接NMOS管M8的漏端，柵端連接控制信號EN2； NMOS管M8源端連接VSS，柵端連接中轉(zhuǎn)存儲節(jié)點(diǎn)QC； PMOS管M1、NMOS管M2、NMOS管M5與NMOS管M7之間形成寄生電容C2，當(dāng)CVDP和CVSP空接時，PMOS管M1、NMOS管M2、NMOS管M5與NMOS管M7之間形成的寄生電容C2保存存儲點(diǎn)Q的電壓； 基于所述10T1CSRAM單元的結(jié)構(gòu)，單個10T1CSRAM單元可進(jìn)行原位存儲邏輯“與”運(yùn)算；同時由于多位乘法運(yùn)算可分解為一系列邏輯“與”運(yùn)算，故可由一組10T1CSRAM單元執(zhí)行多位乘法運(yùn)算。

如需購買、轉(zhuǎn)讓、實(shí)施、許可或投資類似專利技術(shù)，可聯(lián)系本專利的申請人或?qū)＠麢?quán)人安徽財(cái)經(jīng)大學(xué)，其通訊地址為：233030 安徽省蚌埠市曹山路962號；或者聯(lián)系龍圖騰網(wǎng)官方客服，聯(lián)系龍圖騰網(wǎng)可撥打電話0551-65771310或微信搜索“龍圖騰網(wǎng)”。