買專利賣專利找龍圖騰，真高效！ 查專利查商標(biāo)用IPTOP,全免費(fèi)！專利年費(fèi)監(jiān)控用IP管家,真方便！

龍圖騰網(wǎng)獲悉陜西亞成微電子股份有限公司申請的專利一種優(yōu)化線性輸出的超結(jié)功率MOSFET結(jié)構(gòu)及其制備方法獲國家發(fā)明授權(quán)專利權(quán)，本發(fā)明授權(quán)專利權(quán)由國家知識產(chǎn)權(quán)局授予，授權(quán)公告號為：CN116190419B 。

龍圖騰網(wǎng)通過國家知識產(chǎn)權(quán)局官網(wǎng)在2025-09-19發(fā)布的發(fā)明授權(quán)授權(quán)公告中獲悉：該發(fā)明授權(quán)的專利申請?zhí)?專利號為：202211738817.X，技術(shù)領(lǐng)域涉及：H10D62/10；該發(fā)明授權(quán)一種優(yōu)化線性輸出的超結(jié)功率MOSFET結(jié)構(gòu)及其制備方法是由苗東銘;楊世紅;余遠(yuǎn)強(qiáng);徐永年;李小紅設(shè)計(jì)研發(fā)完成，并于2022-12-30向國家知識產(chǎn)權(quán)局提交的專利申請。

本一種優(yōu)化線性輸出的超結(jié)功率MOSFET結(jié)構(gòu)及其制備方法在說明書摘要公布了：本發(fā)明提供了一種優(yōu)化線性輸出的超結(jié)功率MOSFET結(jié)構(gòu)及其制備方法，用于解決傳統(tǒng)SJMOS器件結(jié)構(gòu)輸出信號失真或產(chǎn)生多余諧波導(dǎo)致電源管理系統(tǒng)無法穩(wěn)定輸出的技術(shù)問題。本發(fā)明在硅Drift區(qū)內(nèi)設(shè)置有多個(gè)pillar區(qū)，其外側(cè)設(shè)置有保護(hù)環(huán)和表面保護(hù)環(huán)；pillar區(qū)和保護(hù)環(huán)寬度和摻雜濃度均由頂部向底部呈梯度遞減分布；多個(gè)pillar區(qū)上表面由下至上依次設(shè)置有Shield區(qū)和Base區(qū)，且Shield區(qū)寬度大于Base區(qū)；Shield區(qū)和Base區(qū)的兩側(cè)設(shè)置有JFET區(qū)，Shield區(qū)和JFET區(qū)摻雜濃度均呈倒梯度分布，且摻雜峰值濃度對應(yīng)深度均位于Base區(qū)底部；Shield區(qū)摻雜濃度高于Base區(qū)，JFET區(qū)的摻雜濃度高于硅Drift區(qū)；Base區(qū)內(nèi)設(shè)置有Source區(qū)和源電極接觸區(qū)，源電極與源電極接觸區(qū)導(dǎo)通。

本發(fā)明授權(quán)一種優(yōu)化線性輸出的超結(jié)功率MOSFET結(jié)構(gòu)及其制備方法在權(quán)利要求書中公布了：1.一種優(yōu)化線性輸出的超結(jié)功率MOSFET結(jié)構(gòu)，其特征在于： 包括硅襯底1、位于硅襯底1上表面的硅Drift區(qū)2以及位于硅襯底1下表面的漏電極18； 所述硅Drift區(qū)2內(nèi)設(shè)置有多個(gè)柱狀的pillar區(qū)3，用于形成有源區(qū)，多個(gè)pillar區(qū)3外側(cè)設(shè)置有保護(hù)環(huán)4，用于形成終端區(qū)；pillar區(qū)3和保護(hù)環(huán)4的寬度均由頂部向底部呈梯度遞減分布；pillar區(qū)3和保護(hù)環(huán)4的摻雜濃度均由頂部向底部呈梯度遞減分布； 多個(gè)所述pillar區(qū)3上表面由下至上依次設(shè)置有Shield區(qū)10和Base區(qū)11，Shield區(qū)10的寬度大于Base區(qū)11的寬度；Shield區(qū)10和Base區(qū)11的兩側(cè)均設(shè)置有JFET區(qū)6；所述Shield區(qū)10和JFET區(qū)6的摻雜濃度均呈倒梯度分布，且摻雜峰值濃度對應(yīng)深度均位于Base區(qū)11的底部；Shield區(qū)10的摻雜濃度高于Base區(qū)11的摻雜濃度，JFET區(qū)6的摻雜濃度高于硅Drift區(qū)2的摻雜濃度； 所述保護(hù)環(huán)4上表面設(shè)置有表面保護(hù)環(huán)41；表面保護(hù)環(huán)41、JFET區(qū)6以及Base區(qū)11的上表面均與硅Drift區(qū)2上表面齊平； 所述Base區(qū)11內(nèi)由外至內(nèi)依次設(shè)置有Source區(qū)12和源電極接觸區(qū)15；Source區(qū)12、源電極接觸區(qū)15上表面均與JFET區(qū)6上表面齊平； 所述表面保護(hù)環(huán)41上表面設(shè)置有場氧化層5，且場氧化層5與JFET區(qū)6上表面接觸；JFET區(qū)6上表面由下至上依次設(shè)置有柵氧化層7、柵電極8以及注入屏蔽氧化層9，且柵氧化層7與Base區(qū)11上表面接觸；所述場氧化層5和屏蔽氧化層9上表面設(shè)置有介質(zhì)層，且介質(zhì)層延伸至Source區(qū)12；所述介質(zhì)層上設(shè)置有源電極16，源電極16與源電極接觸區(qū)15導(dǎo)通。

如需購買、轉(zhuǎn)讓、實(shí)施、許可或投資類似專利技術(shù)，可聯(lián)系本專利的申請人或?qū)＠麢?quán)人陜西亞成微電子股份有限公司，其通訊地址為：710199 陜西省西安市高新區(qū)上林苑一路15號光子芯片硬科技企業(yè)社區(qū)6幢；或者聯(lián)系龍圖騰網(wǎng)官方客服，聯(lián)系龍圖騰網(wǎng)可撥打電話0551-65771310或微信搜索“龍圖騰網(wǎng)”。