買專利賣專利找龍圖騰，真高效！ 查專利查商標用IPTOP,全免費！專利年費監(jiān)控用IP管家,真方便！

龍圖騰網(wǎng)獲悉香港中文大學(深圳)申請的專利一種面向FPGA的CNN加速器的DSP布局優(yōu)化方法獲國家發(fā)明授權專利權，本發(fā)明授權專利權由國家知識產(chǎn)權局授予，授權公告號為：CN119538847B 。

龍圖騰網(wǎng)通過國家知識產(chǎn)權局官網(wǎng)在2025-08-29發(fā)布的發(fā)明授權授權公告中獲悉：該發(fā)明授權的專利申請?zhí)?專利號為：202510096790.6，技術領域涉及：G06F30/392；該發(fā)明授權一種面向FPGA的CNN加速器的DSP布局優(yōu)化方法是由陳廷歡;謝寶琿;朱新銳設計研發(fā)完成，并于2025-01-22向國家知識產(chǎn)權局提交的專利申請。

本一種面向FPGA的CNN加速器的DSP布局優(yōu)化方法在說明書摘要公布了：本發(fā)明公開了一種面向FPGA的CNN加速器的DSP布局優(yōu)化方法，包括以下步驟：S1.DSP路徑信息提?。簩⒃O計的網(wǎng)表轉換為圖表示，并進行數(shù)據(jù)路徑DSP節(jié)點識別和數(shù)據(jù)路徑DSP圖構建；S2.數(shù)據(jù)路徑驅動的DSP布局：根據(jù)提取的數(shù)據(jù)路徑DSP圖，將數(shù)據(jù)路徑DSP節(jié)點分配到FPGA上的具體位置。本發(fā)明通過基于圖神經(jīng)網(wǎng)絡（GCN）的DSP節(jié)點分類和最小成本流（MCF）模型的優(yōu)化算法，自動化提取并構建數(shù)據(jù)路徑DSP圖，結合緊湊布局和級聯(lián)約束優(yōu)化，大幅提升了布局的時序性能和計算效率，同時顯著提高了時鐘頻率和吞吐量，為多種CNN加速器架構提供了通用、高效的FPGA布局解決方案。

本發(fā)明授權一種面向FPGA的CNN加速器的DSP布局優(yōu)化方法在權利要求書中公布了：1.一種面向FPGA的CNN加速器的DSP布局優(yōu)化方法，其特征在于：包括以下步驟： S1.DSP路徑信息提取：將設計網(wǎng)表轉換為圖表示，并進行數(shù)據(jù)路徑DSP節(jié)點識別和數(shù)據(jù)路徑DSP圖構建； S2.數(shù)據(jù)路徑驅動的DSP布局：根據(jù)提取的數(shù)據(jù)路徑DSP圖，將數(shù)據(jù)路徑DSP節(jié)點分配到FPGA上的具體位置； 所述步驟S2包括： S201.將數(shù)據(jù)路徑DSP節(jié)點布局問題轉化為一個約束優(yōu)化問題，進行數(shù)據(jù)路徑DSP布局問題建模： 設數(shù)據(jù)路徑DSP圖中包含N個需要布局的數(shù)據(jù)路徑DSP節(jié)點，每個數(shù)據(jù)路徑DSP節(jié)點需要被映射到FPGA中的M個DSP位置之一； 第j個DSP位置的坐標為； 引入一個二元決策變量x i，j 表示分配關系： 給定數(shù)據(jù)路徑DSP節(jié)點布局必須滿足的基礎硬約束條件： 單一位置約束：每個數(shù)據(jù)路徑DSP節(jié)點必須分配到一個位置： 位置唯一性約束：每個位置最多只能分配一個數(shù)據(jù)路徑DSP節(jié)點： S202.為了保持數(shù)據(jù)鏈路的緊湊性和方向性，在布局上數(shù)據(jù)路徑DSP節(jié)點能夠以級聯(lián)的形式排列,引入數(shù)據(jù)路徑DSP節(jié)點級聯(lián)約束: 數(shù)據(jù)路徑DSP圖上級聯(lián)的數(shù)據(jù)路徑DSP節(jié)點必須排列在同一列中相鄰的位置上: 多個數(shù)據(jù)路徑DSP節(jié)點間的級聯(lián)關系分解為多個DSP對之間的級聯(lián)關系，每個DSP對之間的級聯(lián)關系為一個級聯(lián)對,設定C是所有級聯(lián)對的集合，集合C中每個級聯(lián)對記為cp,cs，cp,cs分別表示前驅和后繼節(jié)點，則需滿足以下約束:cp和cs在布局上必須相鄰，以確保信號傳遞的連續(xù)性和效率,也就是需要滿足以下約束： xcp,j表示前驅節(jié)點cp在第j個DSP位置的二元決策變量，xcs,j+1表示后繼節(jié)點cs在第j+1個DSP位置的二元決策變量； S203.在DSP布局中，不僅需要滿足級聯(lián)約束，還需針對數(shù)據(jù)路徑的特性進行進一步優(yōu)化，以提升布局的緊湊性和時序性能,將級聯(lián)約束和數(shù)據(jù)路徑約束納入整體優(yōu)化目標，轉化為軟約束，從而統(tǒng)一建模: 整體的數(shù)學模型結合了數(shù)據(jù)路徑的方向性和布局緊湊性,表示如下： 1 其中，表示網(wǎng)表轉換之后的有向圖中，任意數(shù)據(jù)路徑DSP節(jié)點與它們各自相連的其他組件節(jié)點的邊集，e為中的邊，而表示數(shù)據(jù)路徑DSP圖中的邊集，e D 為中的邊； e p 和e s 分別表示邊e的前驅節(jié)點和后繼節(jié)點，和分別表示前驅節(jié)點和后繼節(jié)點的賦值變量，均為長度為S的向量；其中S表示FPGA上所有組件的布局位置數(shù)目；若e p 被分配到第p個位置，則的第p個元素為1，其余元素為0；若e s 被分配到第q個位置，則的第p個元素為1，其余元素為0；其中p=1,2,…,S；q=1,2,…,S；且p不等于q； p x 為FPGA上所有組件的布局位置的x坐標構成的向量；p y 為FPGA上所有組件的布局位置的y坐標構成的向量；由于布局位置數(shù)目為S，故p x 、p y 長度均為S；上角標T表示轉置，構成了距離矩陣； -是向量與向量的差值向量，差值向量中有一個元素為1，一個元素為-1，其他元素為0，元素為1和元素為-1的位置即表示前驅和后繼節(jié)點的位置； 表示邊e D 的前驅節(jié)點e Dp 到FPGA中ARM核的連線與水平線的夾角；表示邊e D 的后繼節(jié)點e Ds 到FPGA中ARM核的連線與水平線的夾角；其中ARM核默認位于FPGA的左下角；λ是一個超參數(shù)，η是罰項因子； 其中硬約束直接限制布局變量xi,j的合法性，以確保DSP節(jié)點在FPGA上的資源分配滿足基本規(guī)則： 單一位置約束：每個數(shù)據(jù)路徑DSP節(jié)點i必須且僅能分配到一個位置j，即： 該約束確保了每個數(shù)據(jù)路徑DSP節(jié)點不會重復占用多個位置； 資源限制約束：每個位置j最多只能容納一個數(shù)據(jù)路徑DSP節(jié)點，表達為： 該約束保證了FPGA上有限的資源被合理使用，避免資源沖突； 變量合法性約束：xi,j為二元變量，表示是否將數(shù)據(jù)路徑DSP節(jié)點i分配到位置j，即： S204.目標函數(shù)中的三個懲罰項共同構成了軟約束，這些約束通過優(yōu)化過程的權重參數(shù)實現(xiàn)靈活的布局調整: 數(shù)據(jù)路徑DSP節(jié)點與其相連接的其他組件的距離約束： 該項表示路徑中DSP節(jié)點與其相連的其他組件節(jié)點之間的距離平方之和，優(yōu)化目標是最小化數(shù)據(jù)路徑長度，以減少布線延遲和布線復雜度； 數(shù)據(jù)路徑方向性約束： 該項通過方向余弦值的差異度量，優(yōu)化目標是保持數(shù)據(jù)路徑的方向性，避免路徑繞行，λ用于調整方向性優(yōu)化的強度； 級聯(lián)約束： 其中C是所有級聯(lián)對的集合，xcp,j表示前驅節(jié)點cp在第j個DSP位置的二元決策變量，xcs,j+1表示后繼節(jié)點cs在第j+1個DSP位置的二元決策變量； 該項確保了級聯(lián)DSP節(jié)點在物理位置上的緊密排列，權重參數(shù)η控制級聯(lián)約束在整體優(yōu)化中的優(yōu)先級； S205.對構建的優(yōu)化問題的數(shù)學模型進行求解。

如需購買、轉讓、實施、許可或投資類似專利技術，可聯(lián)系本專利的申請人或專利權人香港中文大學(深圳)，其通訊地址為：518172 廣東省深圳市龍崗區(qū)龍城街道龍翔大道2001號；或者聯(lián)系龍圖騰網(wǎng)官方客服，聯(lián)系龍圖騰網(wǎng)可撥打電話0551-65771310或微信搜索“龍圖騰網(wǎng)”。