買專利賣專利找龍圖騰，真高效！ 查專利查商標用IPTOP,全免費！專利年費監(jiān)控用IP管家,真方便！

龍圖騰網(wǎng)獲悉中國電子科技集團公司第五十八研究所申請的專利一種應用于JESD204B/C的可編程分頻器獲國家發(fā)明授權專利權，本發(fā)明授權專利權由國家知識產(chǎn)權局授予，授權公告號為：CN120377897B 。

龍圖騰網(wǎng)通過國家知識產(chǎn)權局官網(wǎng)在2025-08-26發(fā)布的發(fā)明授權授權公告中獲悉：該發(fā)明授權的專利申請?zhí)?專利號為：202510839945.0，技術領域涉及：H03K23/58；該發(fā)明授權一種應用于JESD204B/C的可編程分頻器是由楊俊浩;江晨陽;張沁楓;汪柏康;蔣穎丹設計研發(fā)完成，并于2025-06-23向國家知識產(chǎn)權局提交的專利申請。

本一種應用于JESD204B/C的可編程分頻器在說明書摘要公布了：本發(fā)明涉及一種應用于JESD204BC的可編程分頻器，包括：預分頻器：通過閉環(huán)反饋結構實現(xiàn)124動態(tài)分頻；12bit主分頻器：11級異步CML二分頻鏈+分離DFF0模塊控制奇偶分頻占空比；分頻比N=DIV_N11:0+2，奇數(shù)分頻占空比自動調整為N+12N；級聯(lián)噪聲優(yōu)化：重定時觸發(fā)器（RetimeDFF12）以輸入時鐘fin重采樣；脈沖發(fā)生器：4級計數(shù)器輸出脈沖數(shù)K=Pulse_count3:0的十進制值；輸出模式電路：支持三模式直通。本發(fā)明可編程分頻器采用HBT工藝CML單元+射極跟隨器緩沖；滿足5G基站、毫米波雷達等JESD204BC系統(tǒng)的高精度時鐘同步需求。

本發(fā)明授權一種應用于JESD204B/C的可編程分頻器在權利要求書中公布了：1.一種應用于JESD204BC的可編程分頻器，其特征在于，包括級聯(lián)的： 預分頻器：通過兩個D觸發(fā)器和兩個數(shù)據(jù)選擇器構成閉環(huán)反饋，輸入時鐘fin連接第一D觸發(fā)器CLK端及MUX1輸入端，MUX1輸出驅動第二D觸發(fā)器D端，輸出緩沖器反饋至MUX2，MUX2輸出反饋至第一D觸發(fā)器D端，輸出fpre_div； 12bit可編程分頻器：11級異步CML二分頻模塊級聯(lián)：fpre_div驅動DFF1的CLK端，第i級2≤i≤10二分頻電路DFFi的Q輸出端連接第i+1級二分頻電路TFFi+1的時鐘輸入端及第i級與門ANDi的其中一個輸入端；分離的DFF0模塊：置數(shù)信號的最低位S0與帶置數(shù)的二分頻模塊DFF0的置數(shù)S端連接，其Q端與DFF1Q端經(jīng)異或門XOR驅動復位邏輯鏈；復位邏輯鏈：包括多個與門和重定時D觸發(fā)器，其中與門AND1~AND10級聯(lián)檢測，第i級1≤i≤9與門ANDi的另一個輸入端連接第i+1級與門ANDi+1的輸出端，AND1的輸出端與重定時D觸發(fā)器RetimeDFF1的數(shù)據(jù)輸入D端相連，輸出經(jīng)重定時觸發(fā)器RetimeDFF1同步后生成全局置位信號CD；輸出通道：RetimeDFF1的輸出Q端連接二分頻電路Div_2DFF的時鐘輸入CLK端，二分頻后由Div_2DFF的輸出Q端輸出，Div_2DFF的輸出Q端連接重定時D觸發(fā)器RetimeDFF2的數(shù)據(jù)輸入D端相連，RetimeDFF2的時鐘輸入CLK端連接初始輸入時鐘fin，RetimeDFF2的輸出Q端輸出分頻后信號fdiv； 脈沖發(fā)生器：4級CML二分頻模塊級聯(lián)，fdiv驅動首級CLK端，末級與門鏈輸出控制TFF模塊生成脈沖； 輸出模式選擇電路：通過MUX1~MUX4及與門組合，選擇直通fdiv、脈沖信號或fSYSREFQ輸出。

如需購買、轉讓、實施、許可或投資類似專利技術，可聯(lián)系本專利的申請人或專利權人中國電子科技集團公司第五十八研究所，其通訊地址為：214000 江蘇省無錫市濱湖區(qū)惠河路5號；或者聯(lián)系龍圖騰網(wǎng)官方客服，聯(lián)系龍圖騰網(wǎng)可撥打電話0551-65771310或微信搜索“龍圖騰網(wǎng)”。